东北大学21年12月考试《计算机组成与系统结构X》考核作业
东 北 大 学 继 续 教 育 学 院
计算机构成与系统结构X 试 卷（作业考核 线上2）A卷
（共 6 页）
总分 题号 一 二 三 四 五 六 七 八 九 十
得分
一 挑选题 （单项挑选，答案联系QQ:3326650399 微信：cs80188 熊猫奥鹏（www.188open.com）1分，共40分）
1. 计算机系统中的存贮器系统是指（ ）。
ARAM存贮器 BROM存贮器
C 主存贮器 Dcache、主存贮器和外存贮器
2. 相联存贮器是按（ ）进行寻址的存贮器。
A地址方法 B仓库方法 C 内容指定方法 D地址方法与仓库方法
3. 若浮点数用补码表明，则判别运算成果是不是为标准化数的方法是（ ）。
A 阶符与数符一样为标准化数
B 阶符与数符相异为标准化数
C 数符与尾数小数点后榜首位数字相异为标准化数
D数符与尾数小数点后榜首位数字一样为标准化数
4. 定点16位字长的字，选用2的补码方式表明时,一个字所能表明的整数规模是（ ）。
A -215 ~+（215-1） B -（215 –1）~ +（215 –1）
C -（215 + 1）~+215 D -215~+215
5. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（ ）。
A64，16 B 16，64 C64，8 D 16，16
6. 中止向量地址是（ ）。
A 子程序进口地址 B 中止效劳例行程序进口地址
C中止效劳例行程序进口地址的指示器D 中止回来地址
7. 冯•诺依曼机工作的根本方法的特色是（ ）。
A多指令流奇数据流 B按地址拜访并次序履行指令
C仓库操作 D存贮器按内容挑选地址
8. 在定点二进制运算器中，减法运算一般经过（ ）来完成。
A原码运算的二进制减法器 B补码运算的二进制减法器
C原码运算的十进制加法器 D补码运算的二进制加法器
9. 主存贮器和CPU之间添加cache的意图是（ ）。
A处理CPU和主存之间的速度匹配疑问
B扩展主存贮器容量
C扩展CPU中通用存放器的数量
D既扩展主存贮器容量，又扩展CPU中通用存放器的数量
10. 为了便于完成多级中止，保留现场信息最有用的方法是选用（ ）。
A通用存放器 B仓库 C存储器 D外存
11. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址规模是（ ）。
A. 64K B. 32K C. 64KB D. 32 KB
12. 计算机操作的最小时刻单位是（ ）。
A．时钟周期 B．指令周期 C．CPU周期 D．微周期
13. 微程序操控器中，机器指令与微指令的关系是（ ）。
A. 每一条机器指令由一条微指令来履行
B. 每一条机器指令由一段微指令编写的微程序来解说履行
C. 每一条机器指令构成的程序可由一条微指令来履行
D. 一条微指令由若干条机器指令构成
14. 发作中止恳求的条件之一是（ ）。
A. 一条指令履行完毕 B. 一次 I/O 操作完毕
C. 机器内部发作毛病 D. 一次DMA 操作完毕
15. 假定下列字符码中有奇偶校验位，但没稀有据错误，选用偶校校验的字符码是（ ）。
A11001011 B11010110 C11000001 D11001001
16. 完好的计算机系统应包含（ ）。
A运算器、存储器、操控器 ； B外部设备和主机 ；
C主机和实用程序 ； D配套的硬件设备和软件系统 ；
17. 某一RAM芯片，其容量为512×8位，包含电源和接地端，该芯片引出线的最小数目应是（ ）。
A23 B25 C50 D19
18. 至今停止，计算机中的一切信息仍以二进制方法表明的理由是（ ）。
A．节省元件 B 运算速度快
C 物理器材的功能决议 D 信息处理便利
19. 在CPU中盯梢指令后继地址的存放器是______。
A 主存地址存放器 B 程序计数器 C 指令存放器 D 状况条件存放器
20. 选用DMA方法传送数据时，每传送一个数据就要用一个（ ）时刻。
A.指令周期 B.机器周期 C.存储周期 D.总线周期
21. 在单级中止系统中，CPU一旦呼应中止，则当即封闭（ ）象征，以防本次中止效劳完毕前同级的其他中止源发生另一次中止进行搅扰。
A中止答应 B中止恳求 C中止屏蔽 D 中止保护
22. CPU呼应中止时，进入“中止周期”，选用硬件方法保护并更新程序计数器PC内容，而不是由软件完结，首要是为了（ ）。
A能进入中止处理程序，并能正确回来源程序 B节约主存空间
C进步处理机速度 D易于编制中止处理程序
23. 选用虚拟存贮器的首要意图是（ ）。
A进步主存贮器的存取速度 B扩展主存贮器的存贮空间，并能进行自动管理和调度
C进步外存贮器的存取速度 D扩展外存贮器的存贮空间
24. 运算器虽有许多部件构成，但中心部件是（ ）。
A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加存放器
25. 单地址指令中为了完结两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需选用（ ）。
A.仓库寻址方法 B.当即寻址方法 C.隐含寻址方法D.直接寻址方法
26. 为断定下一条微指令的地址，一般选用判定方法，其根本思想是（ ）。
A.用程序计数器PC来发生后继微指令地址
B.用微程序计数器μPC来发生后继微指令地址
C.经过微指令次序操控字段由设计者指定或由设计者指定的区分字段操控发生后继微指令地址
D.经过指令中指定一个专门字段来操控发生后继微指令地址
27. 微指令操作码长9位，选用字段直接编码方法，分3段每段3位。则共能表明 种微指令，最多可并行（ ）个。
A．21，3 B．9，9 C．24，2 D．18，3
28. 周期移用方法常用于（ ）方法的输入/输出中 。
A DMA B 中止 C 程序传送 D 通道
29. 下列数中最大的数是（ ）。
A．（10011001）2 B.（227）8 C.（98）16 D.（152）10
30. （ ）表明法首要用于表明浮点数中的阶码。
A. 原码 B. 补码 C. 反码 D. 移码
31. 在小型或微型计算机里，遍及选用的字符编码是（ ）。
A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码
32. 下列有关运算器的描绘中，（ ）是正确的。
A.只做算术运算，不做逻辑运算 B. 只做加法
C.能暂时寄存运算成果 D. 既做算术运算，又做逻辑运算
33. EPROM是指（ ）。
A. 读写存储器 B. 只读存储器
C. 可编程的只读存储器 D. 光擦除可编程的只读存储器
34. 设［X］补=1.x1x2x3x4,当满意（ ）时，X > -1/2建立。
A．x1有必要为1，x2x3x4至罕见一个为1 B．x1有必要为1，x2x3x4恣意
C．x1有必要为0，x2x3x4至罕见一个为1 D．x1有必要为0，x2x3x4恣意
35. CPU首要包含（ ）。
A.操控器 B.操控器、 运算器
C.运算器和主存 D.操控器、ALU和主存
36. 在指令的地址字段中，直接指出操作数自身的寻址方法，称为（ ）。
A. 隐含寻址 B. 当即寻址 C. 存放器寻址 D. 直接寻址
37. 存储器位拓展是指增大了（ ）
A．字数 B．字长 C．速度 D．以上都不是
38. 计算机面世至今，新式机器不断移风易俗，不论如何更新，仍然保有“存储程序”的概念，最早提出这种概念的是（ ）。
A.巴贝奇 B.冯. 诺依曼C.帕斯卡 D.贝尔
39. 下列不归于微指令设计所寻求的方针的是（ ）。
A．进步微程序的履行速度 B．缩短微指令的长度
C．进步微程序设计的灵敏性 D．增大操控存储器的容量
40. 外存储器与内存储器比较，外存储器（ ）。
A.速度快，容量大，成本高 B.速度慢，容量大，成本低
C.速度快，容量小，成本高 D.速度慢，容量大，成本高
二 答案来历：熊猫奥鹏（www.188open.com）（答案联系QQ:3326650399 微信：cs80188 熊猫奥鹏（www.188open.com）1分，共20分）
1. EPROM是可改写的，因此也是随机存储器的一种。（ ）
2. 半导体RAM信息可读可写，且断电后仍能坚持回忆。（ ）
3. 笔直型微指令选用较长的微程序结构去交换较短的微指令结构。（ ）
4. 多体穿插存储器首要处理扩大容量疑问。（ ）
5. 一个指令周期由若干个机器周期构成。（ ）
6. Cache的功用由软硬件一起完成。（ ）
7. 与微程序操控器比较，组合逻辑操控器的速度较快。（ ）
8. 计算机仅有能直接履行的语言是机器语言。（ ）
9. 榜首台电子数字计算机ENIAC选用的即是二进制表明数据。（ ）
10. 一位十进制数用BCD码表明需求4位二进制码。（ ）
11. DRAM芯片地址线复用是为了削减芯片引出线的数目。（ ）
12. 定点机算术运算会发生溢出是由于内存容量不行大。（ ）
13. 浮点加减运算中，尾数溢出则表明浮点运算溢出。（ ）
14. 计算机中选用多级存储系统的意图是为知道决存储器容量、速度、报价之间的对立，获得尽能够抱负的功能报价比。（ ）
15. 运算器的中心部件是ALU。 （ ）
16. 存储器的存取周期是指存储器的读出时刻。（ ）
17. DRAM有必要改写。（ ）
18. 存储器首要用来寄存程序。（ ）
19. 运算器的功用是进行算术运算。（ ）
20. 操控存储器用来寄存完成悉数指令系统的一切微程序。（ ）
三 （8分）某微机的指令格局如下所示：
15 109 8 7 0
操作码 X D
其间，D表明位移量，X为寻址特征位，且有：
X=00——直接寻址；
X=01——用变址存放器X1进行变址寻址；
X=10——用变址存放器X2进行变址寻址；
X=11——相对寻址。
设（PC）=1234H，（X1）=0037H，（X2）=110AH（H代表十六进制数），请断定下列指令中操作数的有用地址。
(1)4420H (2)2244H (3)13DFH (4)3525H
四 （10分）某计算机有5级中止，硬件中止呼应从高到低优先次序是：I1→I2→I3→I4→I5。答复下列疑问：
（1）鄙人表中设计各级中止处理程序的中止屏蔽码（假定1为屏蔽，0为敞开），使中止处理优先次序为I5→I1→I4→I3→I2。
（2）若在运转主程序的t1时间（如下图所示），一起呈现I2、I3级中止恳求，而在CPU处理其间I3级中止过程中某时间（记为t2）又一起呈现I4、I5级中止恳求。请按（1）设定的中止处理次第鄙人图中画出CPU运转上述程序的轨道，并在t轴上标示t2时间。
五 （10分）设浮点数字长为16位，其间阶码是5位移码，尾数是11位补码（含1位数符），基值为2。请将十进制数（11/128）按上述格局表明成二进制标准化浮点数，并写出该格局的标准化浮点数表明数的规模。
六 （12分）设某计算机主存选用了直接映射的Cache，已知主存容量为4MB，Cache容量为4096B，字块长度为8个字（32位/字）。要求：
（1）设计该主存的地址格局（画图表明各字段称号及位数）。
（2）设Cache初态为空，若CPU顺次从主存第0,1，…，99号单元读出100个字（每次读出一个字，即按字编址），并按这次序再重复10次读取，问射中率是多少？要求列出计算过程。
（3）假如Cache的存取周期是5ns，主存的存取周期是50ns，依据（2）求出的射中率，计算该Cache-主存系统的均匀存取时刻。
计算机构成与系统结构X 试 卷（作业考核 线上2）A卷
（共 6 页）
总分 题号 一 二 三 四 五 六 七 八 九 十
得分
一 挑选题 （单项挑选，答案联系QQ:3326650399 微信：cs80188 熊猫奥鹏（www.188open.com）1分，共40分）
1. 计算机系统中的存贮器系统是指（ ）。
ARAM存贮器 BROM存贮器
C 主存贮器 Dcache、主存贮器和外存贮器
2. 相联存贮器是按（ ）进行寻址的存贮器。
A地址方法 B仓库方法 C 内容指定方法 D地址方法与仓库方法
3. 若浮点数用补码表明，则判别运算成果是不是为标准化数的方法是（ ）。
A 阶符与数符一样为标准化数
B 阶符与数符相异为标准化数
C 数符与尾数小数点后榜首位数字相异为标准化数
D数符与尾数小数点后榜首位数字一样为标准化数
4. 定点16位字长的字，选用2的补码方式表明时,一个字所能表明的整数规模是（ ）。
A -215 ~+（215-1） B -（215 –1）~ +（215 –1）
C -（215 + 1）~+215 D -215~+215
5. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（ ）。
A64，16 B 16，64 C64，8 D 16，16
6. 中止向量地址是（ ）。
A 子程序进口地址 B 中止效劳例行程序进口地址
C中止效劳例行程序进口地址的指示器D 中止回来地址
7. 冯•诺依曼机工作的根本方法的特色是（ ）。
A多指令流奇数据流 B按地址拜访并次序履行指令
C仓库操作 D存贮器按内容挑选地址
8. 在定点二进制运算器中，减法运算一般经过（ ）来完成。
A原码运算的二进制减法器 B补码运算的二进制减法器
C原码运算的十进制加法器 D补码运算的二进制加法器
9. 主存贮器和CPU之间添加cache的意图是（ ）。
A处理CPU和主存之间的速度匹配疑问
B扩展主存贮器容量
C扩展CPU中通用存放器的数量
D既扩展主存贮器容量，又扩展CPU中通用存放器的数量
10. 为了便于完成多级中止，保留现场信息最有用的方法是选用（ ）。
A通用存放器 B仓库 C存储器 D外存
11. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址规模是（ ）。
A. 64K B. 32K C. 64KB D. 32 KB
12. 计算机操作的最小时刻单位是（ ）。
A．时钟周期 B．指令周期 C．CPU周期 D．微周期
13. 微程序操控器中，机器指令与微指令的关系是（ ）。
A. 每一条机器指令由一条微指令来履行
B. 每一条机器指令由一段微指令编写的微程序来解说履行
C. 每一条机器指令构成的程序可由一条微指令来履行
D. 一条微指令由若干条机器指令构成
14. 发作中止恳求的条件之一是（ ）。
A. 一条指令履行完毕 B. 一次 I/O 操作完毕
C. 机器内部发作毛病 D. 一次DMA 操作完毕
15. 假定下列字符码中有奇偶校验位，但没稀有据错误，选用偶校校验的字符码是（ ）。
A11001011 B11010110 C11000001 D11001001
16. 完好的计算机系统应包含（ ）。
A运算器、存储器、操控器 ； B外部设备和主机 ；
C主机和实用程序 ； D配套的硬件设备和软件系统 ；
17. 某一RAM芯片，其容量为512×8位，包含电源和接地端，该芯片引出线的最小数目应是（ ）。
A23 B25 C50 D19
18. 至今停止，计算机中的一切信息仍以二进制方法表明的理由是（ ）。
A．节省元件 B 运算速度快
C 物理器材的功能决议 D 信息处理便利
19. 在CPU中盯梢指令后继地址的存放器是______。
A 主存地址存放器 B 程序计数器 C 指令存放器 D 状况条件存放器
20. 选用DMA方法传送数据时，每传送一个数据就要用一个（ ）时刻。
A.指令周期 B.机器周期 C.存储周期 D.总线周期
21. 在单级中止系统中，CPU一旦呼应中止，则当即封闭（ ）象征，以防本次中止效劳完毕前同级的其他中止源发生另一次中止进行搅扰。
A中止答应 B中止恳求 C中止屏蔽 D 中止保护
22. CPU呼应中止时，进入“中止周期”，选用硬件方法保护并更新程序计数器PC内容，而不是由软件完结，首要是为了（ ）。
A能进入中止处理程序，并能正确回来源程序 B节约主存空间
C进步处理机速度 D易于编制中止处理程序
23. 选用虚拟存贮器的首要意图是（ ）。
A进步主存贮器的存取速度 B扩展主存贮器的存贮空间，并能进行自动管理和调度
C进步外存贮器的存取速度 D扩展外存贮器的存贮空间
24. 运算器虽有许多部件构成，但中心部件是（ ）。
A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加存放器
25. 单地址指令中为了完结两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需选用（ ）。
A.仓库寻址方法 B.当即寻址方法 C.隐含寻址方法D.直接寻址方法
26. 为断定下一条微指令的地址，一般选用判定方法，其根本思想是（ ）。
A.用程序计数器PC来发生后继微指令地址
B.用微程序计数器μPC来发生后继微指令地址
C.经过微指令次序操控字段由设计者指定或由设计者指定的区分字段操控发生后继微指令地址
D.经过指令中指定一个专门字段来操控发生后继微指令地址
27. 微指令操作码长9位，选用字段直接编码方法，分3段每段3位。则共能表明 种微指令，最多可并行（ ）个。
A．21，3 B．9，9 C．24，2 D．18，3
28. 周期移用方法常用于（ ）方法的输入/输出中 。
A DMA B 中止 C 程序传送 D 通道
29. 下列数中最大的数是（ ）。
A．（10011001）2 B.（227）8 C.（98）16 D.（152）10
30. （ ）表明法首要用于表明浮点数中的阶码。
A. 原码 B. 补码 C. 反码 D. 移码
31. 在小型或微型计算机里，遍及选用的字符编码是（ ）。
A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码
32. 下列有关运算器的描绘中，（ ）是正确的。
A.只做算术运算，不做逻辑运算 B. 只做加法
C.能暂时寄存运算成果 D. 既做算术运算，又做逻辑运算
33. EPROM是指（ ）。
A. 读写存储器 B. 只读存储器
C. 可编程的只读存储器 D. 光擦除可编程的只读存储器
34. 设［X］补=1.x1x2x3x4,当满意（ ）时，X > -1/2建立。
A．x1有必要为1，x2x3x4至罕见一个为1 B．x1有必要为1，x2x3x4恣意
C．x1有必要为0，x2x3x4至罕见一个为1 D．x1有必要为0，x2x3x4恣意
35. CPU首要包含（ ）。
A.操控器 B.操控器、 运算器
C.运算器和主存 D.操控器、ALU和主存
36. 在指令的地址字段中，直接指出操作数自身的寻址方法，称为（ ）。
A. 隐含寻址 B. 当即寻址 C. 存放器寻址 D. 直接寻址
37. 存储器位拓展是指增大了（ ）
A．字数 B．字长 C．速度 D．以上都不是
38. 计算机面世至今，新式机器不断移风易俗，不论如何更新，仍然保有“存储程序”的概念，最早提出这种概念的是（ ）。
A.巴贝奇 B.冯. 诺依曼C.帕斯卡 D.贝尔
39. 下列不归于微指令设计所寻求的方针的是（ ）。
A．进步微程序的履行速度 B．缩短微指令的长度
C．进步微程序设计的灵敏性 D．增大操控存储器的容量
40. 外存储器与内存储器比较，外存储器（ ）。
A.速度快，容量大，成本高 B.速度慢，容量大，成本低
C.速度快，容量小，成本高 D.速度慢，容量大，成本高
二 答案来历：熊猫奥鹏（www.188open.com）（答案联系QQ:3326650399 微信：cs80188 熊猫奥鹏（www.188open.com）1分，共20分）
1. EPROM是可改写的，因此也是随机存储器的一种。（ ）
2. 半导体RAM信息可读可写，且断电后仍能坚持回忆。（ ）
3. 笔直型微指令选用较长的微程序结构去交换较短的微指令结构。（ ）
4. 多体穿插存储器首要处理扩大容量疑问。（ ）
5. 一个指令周期由若干个机器周期构成。（ ）
6. Cache的功用由软硬件一起完成。（ ）
7. 与微程序操控器比较，组合逻辑操控器的速度较快。（ ）
8. 计算机仅有能直接履行的语言是机器语言。（ ）
9. 榜首台电子数字计算机ENIAC选用的即是二进制表明数据。（ ）
10. 一位十进制数用BCD码表明需求4位二进制码。（ ）
11. DRAM芯片地址线复用是为了削减芯片引出线的数目。（ ）
12. 定点机算术运算会发生溢出是由于内存容量不行大。（ ）
13. 浮点加减运算中，尾数溢出则表明浮点运算溢出。（ ）
14. 计算机中选用多级存储系统的意图是为知道决存储器容量、速度、报价之间的对立，获得尽能够抱负的功能报价比。（ ）
15. 运算器的中心部件是ALU。 （ ）
16. 存储器的存取周期是指存储器的读出时刻。（ ）
17. DRAM有必要改写。（ ）
18. 存储器首要用来寄存程序。（ ）
19. 运算器的功用是进行算术运算。（ ）
20. 操控存储器用来寄存完成悉数指令系统的一切微程序。（ ）
三 （8分）某微机的指令格局如下所示：
15 109 8 7 0
操作码 X D
其间，D表明位移量，X为寻址特征位，且有：
X=00——直接寻址；
X=01——用变址存放器X1进行变址寻址；
X=10——用变址存放器X2进行变址寻址；
X=11——相对寻址。
设（PC）=1234H，（X1）=0037H，（X2）=110AH（H代表十六进制数），请断定下列指令中操作数的有用地址。
(1)4420H (2)2244H (3)13DFH (4)3525H
四 （10分）某计算机有5级中止，硬件中止呼应从高到低优先次序是：I1→I2→I3→I4→I5。答复下列疑问：
（1）鄙人表中设计各级中止处理程序的中止屏蔽码（假定1为屏蔽，0为敞开），使中止处理优先次序为I5→I1→I4→I3→I2。
（2）若在运转主程序的t1时间（如下图所示），一起呈现I2、I3级中止恳求，而在CPU处理其间I3级中止过程中某时间（记为t2）又一起呈现I4、I5级中止恳求。请按（1）设定的中止处理次第鄙人图中画出CPU运转上述程序的轨道，并在t轴上标示t2时间。
五 （10分）设浮点数字长为16位，其间阶码是5位移码，尾数是11位补码（含1位数符），基值为2。请将十进制数（11/128）按上述格局表明成二进制标准化浮点数，并写出该格局的标准化浮点数表明数的规模。
六 （12分）设某计算机主存选用了直接映射的Cache，已知主存容量为4MB，Cache容量为4096B，字块长度为8个字（32位/字）。要求：
（1）设计该主存的地址格局（画图表明各字段称号及位数）。
（2）设Cache初态为空，若CPU顺次从主存第0,1，…，99号单元读出100个字（每次读出一个字，即按字编址），并按这次序再重复10次读取，问射中率是多少？要求列出计算过程。
（3）假如Cache的存取周期是5ns，主存的存取周期是50ns，依据（2）求出的射中率，计算该Cache-主存系统的均匀存取时刻。
